



آزمایشگاه طراحی سامانه‌های رقیمی

تابستان ۱۴۰۵

دستیار استاد: علی اثنی‌عشری

مهلت ارسال: ۲۵ مردادماه

توصیف رفتاری

آزمایش چهارم

- مهلت ارسال پاسخ تمرین تا ساعت ۷:۵۹ تعیین شده است.
- با توجه به محدودیت زمانی آزمایشگاه، طراحی و کدنویسی هر آزمایش باید پیش از جلسه انجام شده و در قالب پیش‌گزارش تحویل داده شود. در جلسه آزمایشگاه فقط پیاده‌سازی طرح روی برد FPGA انجام می‌شود.
- بارم‌بندی کلی هر آزمایش به شرح زیر است: ۳۵ درصد نمره برای پیش‌گزارش، ۱۰ درصد برای حضور در کلاس، ۳۵ درصد برای پیاده‌سازی روی برد و ۲۰ درصد برای گزارش کار نهایی در نظر گرفته شده است. پیش‌گزارش باید شامل گزارش متنی کامل مراحل انجام آزمایش و پروژه نرم‌افزار Quartus با طراحی قابل سنتز باشد. نمره بخش پیاده‌سازی روی برد از آزمایش سوم به بعد اعمال می‌شود. گزارش کار نهایی نیز باید شامل نسخه نهایی و کامل پروژه، توضیحات دقیق درباره الگوریتم مورد استفاده و تصمیم‌های خاص اتخاذ شده به دلیل محدودیت‌های برد باشد؛ برای نمونه، محدودیت در وارد کردن یک عدد پنج‌رقمی BCD باید به‌طور کامل توضیح داده شود.
- در صورت غیبت دانشجو در یک جلسه، علاوه بر ۱۰ درصد نمره حضور، ۳۵ درصد نمره پیاده‌سازی نیز کسر خواهد شد؛ بنابراین، مجموع نمره کسر شده برابر با ۴۵ درصد است.
- در شرایط بسیار خاص، دانشجو می‌تواند با هماهنگی قبلی، جلسه غیبت شده را در جلسه‌ای دیگر جبران کند. در این حالت، نمایش و اجرای طرح روی برد FPGA الزامی است.
- پیش‌گزارشی که با تأخیر ارسال شود، فاقد ارزش نمره‌ای خواهد بود. همچنین، به‌ازای هر روز تأخیر در ارسال گزارش کار نهایی، ۳۰ درصد از نمره آن کسر می‌شود. گزارش کار نهایی حداکثر تا دو روز پس از مهلت تعیین شده قابل ارسال است.
- برای نگارش گزارش کار، حتماً از قالب **Course Project Report Template** موجود در [این پیوند](#) استفاده فرمایید.
- پاسخ‌های خود را به‌صورت تایپ‌شده ارسال کرده و حتماً نکات نگارشی را رعایت فرمایید.
- در سؤال‌هایی که نیازمند برنامه‌نویسی هستند، فایل کد کامنت‌گذاری شده و فایل آزمون را نیز همراه با گزارش ارسال فرمایید.
- تمام فایل‌های خود را در یک فایل فشرده با پسوند **zip** قرار دهید. نام فایل باید مطابق قالب زیر باشد:

Hw4_[StudentId]_[firstName]_[lastName]

شرح آزمایش چهارم (۱۰۰ نمره)

یک پشته^۱ با عمق ۸ و پهنای ۴ بیت طراحی کنید که دارای ورودی‌ها و خروجی‌های زیر باشد:

Inputs:	Clk	Clock signal
	RstN	Reset signal
	Data_In	4-bit data into the stack
	Push	Push Command
	Pop	Pop Command
Outputs:	Data_Out	4-bit output data from stack
	Full	Full=1 indicates that the stack is full
	Empty	Empty=0 indicates that the stack is empty

توسعه پارامتریک پشته

در مرحله بعد، طراحی باید به صورت پارامتریک توسعه یابد، به گونه‌ای که هر دو ویژگی زیر توسط کاربر قابل تنظیم باشند:

● عمق پشته^۲

● پهنای داده^۳

برای این منظور لازم است دو مشخصه با نام‌های مناسب (برای مثال DEPTH و WIDTH) در پیمان^۴ تعریف شوند و کاربر بتواند مقدار این مشخصه‌ها را قبل از مرحله سنتز^۵ و پیش از تولید جریان داده^۶ مشخص نماید. معماری مدار باید به گونه‌ای پیاده‌سازی شود که با تغییر مقدار این مشخصه‌ها، سخت‌افزار بدون نیاز به هیچ‌گونه اصلاح در ساختار داخلی، به صورت خودکار بازتولید و با اندازه جدید پیکربندی گردد.

¹Stack

²Stack Depth

³Data Width

⁴Module

⁵Synthesis

⁶Bitstream